

**Antoine d'Hermies**

# ÉLECTRONIQUE NUMÉRIQUE

Architecture, VHDL, technologie  
des circuits programmables

**DUNOD**

Direction artistique : Élisabeth Hébert  
Conception graphique de la couverture : Pierre-André Gualino  
Mise en page : Lumina Datamatics, Inc.  
Illustration de couverture : raigvi / shutterstock.com

Le pictogramme qui figure ci-contre mérite une explication. Son objet est d'alerter le lecteur sur la menace que représente pour l'avenir de l'écrit, particulièrement dans le domaine de l'édition technique et universitaire, le développement massif du photocopillage.

Le Code de la propriété intellectuelle du 1<sup>er</sup> juillet 1992 interdit en effet expressément la photocopie à usage collectif sans autorisation des ayants droit. Or, cette pratique s'est généralisée dans les établissements

d'enseignement supérieur, provoquant une baisse brutale des achats de livres et de revues, au point que la possibilité même pour

les auteurs de créer des œuvres nouvelles et de les faire éditer correctement est aujourd'hui menacée. Nous rappelons donc que toute reproduction, partielle ou totale, de la présente publication est interdite sans autorisation de l'auteur, de son éditeur ou du Centre français d'exploitation du droit de copie (CFC, 20, rue des Grands-Augustins, 75006 Paris).



© Dunod, 2020

11 rue Paul Bert, 92240 Malakoff

[www.dunod.com](http://www.dunod.com)

ISBN 978-2-10-079435-5

Le Code de la propriété intellectuelle n'autorisant, aux termes de l'article L. 122-5, 2° et 3° a), d'une part, que les « copies ou reproductions strictement réservées à l'usage privé du copiste et non destinées à une utilisation collective » et, d'autre part, que les analyses et les courtes citations dans un but d'exemple et d'illustration, « toute représentation ou reproduction intégrale ou partielle faite sans le consentement de l'auteur ou de ses ayants droit ou ayants cause est illicite » (art. L. 122-4).

Cette représentation ou reproduction, par quelque procédé que ce soit, constituerait donc une contrefaçon sanctionnée par les articles L. 335-2 et suivants du Code de la propriété intellectuelle.

# Table des matières

<b>1 Introduction et méthodologie</b>	<b>1</b>
1.1 Introduction	1
1.2 Circuit numérique : quel choix d'architecture ?	2
1.2.1 Les processeurs	2
1.2.2 Les circuits programmables	3
1.2.3 Les SOPC	4
1.3 Les différents niveaux d'étude d'un circuit numérique	5
1.3.1 <i>Transistor level</i>	5
1.3.2 <i>Gate level</i>	5
1.3.3 <i>Register Transfert Level</i>	6
1.3.4 <i>Behavioral level</i>	6
1.4 Constitution d'un système numérique	7
1.4.1 Les différentes fonctions d'un circuit numérique	7
1.4.2 Constitution d'un circuit numérique	9
1.5 Méthodologie d'étude d'un circuit numérique	12
1.5.1 Les 2 approches méthodologiques	12
1.5.2 Méthodologie d'étude d'un système numérique	13
<b>2 Numération et codages binaires</b>	<b>17</b>
2.1 Définition des variables	17
2.2 Codes fondamentaux du numérique	17
2.2.1 Introduction	17
2.2.2 Code binaire naturel	17
2.2.3 Le code BCD ou DCB	22
2.2.4 Le code gray ou binaire réfléchi	22
2.2.5 Les nombres négatifs	25
2.3 Opérations arithmétiques en binaire	29
2.3.1 Addition	29
2.3.2 Soustraction	30
2.3.3 Multiplication	30
2.3.4 Division entière	31

<b>3 Les opérateurs de la logique combinatoire</b>	<b>32</b>
3.1 Introduction	32
3.2 Fonction combinatoire	32
3.3 Les opérateurs de base de l'algèbre de Boole	34
3.3.1 Les opérateurs AND, OR et NOT	34
3.3.2 Représentation schématique des opérateurs	35
3.3.3 Les opérateurs inverseurs de la logique booléenne	36
3.3.4 Les opérateurs XOR et XNOR	36
3.3.5 Portes à plusieurs entrées	38
3.3.6 Propriétés générales des opérateurs	38
3.3.7 L'opérateur 3-états	43
3.4 Conclusion	44
<b>4 Fonctions combinatoires</b>	<b>45</b>
4.1 Mise en équation des fonctions combinatoires	45
4.1.1 Table de vérité d'une fonction et mise en équation	45
4.1.2 Simplification des fonctions combinatoires	47
4.2 Les fonctions combinatoires courantes	51
4.2.1 Le multiplexeur	51
4.2.2 Le codeur binaire	57
4.2.3 Le démultiplexeur	60
4.2.4 Décodeur binaire	62
4.2.5 Transcodeur ou convertisseur de code	66
4.2.6 Fonction logique implémentée dans une mémoire	72
4.2.7 Fonctions arithmétiques	74
<b>5 Introduction aux systèmes séquentiels</b>	<b>88</b>
5.1 Définition d'un système séquentiel	88
5.2 Horloge de synchronisation	90
5.2.1 Caractéristiques d'un signal d'horloge	90
5.2.2 Les circuits séquentiels actuels	95
5.3 La bascule D	96
5.3.1 La bascule DFF ou bascule D	96
5.3.2 Le registre D	102
5.3.3 La bascule D à verrouillage	103
5.3.4 Le latch D	105
5.4 Les bascules historiques	106
5.4.1 La bascule RS	106
5.4.2 La bascule JK	109
5.4.3 La bascule T	111
5.5 Conclusion sur les bascules historiques	112

<b>6 Fonctions séquentielles</b>	<b>113</b>
6.1 Introduction	113
6.2 Le registre à décalage	113
6.2.1 Généralités	113
6.2.2 Construction d'un registre à décalage	114
6.2.3 Registre à barillet	118
6.3 Les compteurs	120
6.3.1 Introduction	120
6.3.2 Le compteur binaire	121
6.3.3 Le compteur décimal	129
6.3.4 Les compteurs en anneaux	134
6.3.5 Le LFSR ou compteur pseudo aléatoire	138
6.3.6 Comparaison des architectures des compteurs	141
6.3.7 Correction des compteurs ayant des cycles parasites	142
6.3.8 Compteurs rapides	144
6.4 Compteurs asynchrones	145
6.4.1 Brique de base des compteurs asynchrones	145
6.4.2 Exemple de compteur à cycle complet	146
6.4.3 Compteur à cycle incomplet	147
<b>7 Machines d'états</b>	<b>149</b>
7.1 Introduction	149
7.2 Description d'une machine d'état	149
7.2.1 Le graphe d'état	150
7.2.2 Machine d'état décrite par organigramme	157
7.2.3 Les réseaux de Pétri et le grafctet	160
7.3 Architecture d'une machine d'état	160
7.3.1 Le registre d'état	160
7.3.2 Le codage des états	161
7.3.3 Équations du registre d'état	162
7.3.4 Architecture des machines de Moore et de Mealy	164
7.3.5 Exemple de machine de Moore en logique discrète	166
7.3.6 Exemple de machine de Mealy	171
7.3.7 Comportement temporel des machines d'états	172
7.3.8 Synchronisation des sorties d'une machine d'état	174
7.3.9 Transformation d'une machine de Moore en Mealy	176
7.4 Description VHDL des machines d'états	178
7.4.1 Introduction	178
7.4.2 Spécificités du VHDL pour les machines d'états	179
7.4.3 Exemples de VHDL d'une machine de Moore	180

7.4.4 Exemple d'une machine de Mealy	184
7.4.5 Exemple de machine de Moore avec codage de Medvedev	187
7.4.6 Exemple de machine d'état en un process	190
7.5 Réalisation d'une machine d'état dans une mémoire	191
<b>8 Langage VHDL</b>	<b>199</b>
8.1 Introduction	199
8.1.1 Avertissement	199
8.1.2 Langages de description de matériel	199
8.1.3 VHDL pour plusieurs usages	200
8.2 Généralités sur le langage	201
8.2.1 Les bibliothèques VHDL	201
8.2.2 La description de l'entité du circuit	202
8.2.3 La description de l'architecture	204
8.2.4 Éléments généraux de syntaxe VHDL	204
8.2.5 Les principaux types utilisés	206
8.2.6 Conversions entre types	210
8.2.7 Les déclarations de signaux, de constantes et de tableaux	211
8.3 VHDL concurrent et VHDL séquentiel	212
8.3.1 Le VHDL concurrent	212
8.3.2 Les principales instructions concurrentes	212
8.3.3 Hiérarchie et instanciation	213
8.3.4 Génération automatique d'instructions concurrentes	216
8.4 Opérateurs en VHDL	217
8.4.1 Opérateurs logiques	217
8.4.2 Opérateurs relationnels et arithmétiques	218
8.4.3 Autres éléments de VHDL	220
8.5 VHDL séquentiel	222
8.5.1 Introduction	222
8.5.2 Description d'un process	223
8.5.3 Comportement d'un process (en simulation)	224
8.5.4 Les variables en VHDL	226
8.5.5 Principales instructions séquentielles	227
8.5.6 Les paquetages et les bibliothèques	232
8.6 VHDL pour la simulation	234
8.7 Utilisation des fichiers en VHDL	242
8.7.1 Constitution d'un fichier en VHDL	242
8.7.2 Principe de lecture et d'écriture d'un fichier	243
8.7.3 Instructions VHDL de manipulation de fichier	244
8.7.4 Exemple d'écriture d'un fichier	245
8.7.5 Exemple de lecture d'un fichier	246

<b>9 Technologie des circuits programmables</b>	<b>248</b>
9.1 Introduction aux circuits programmables	248
9.2 Les familles de PLD	248
9.3 Les différentes technologies de PLD	250
9.3.1 Les composants programmables une seule fois	250
9.3.2 Les composants reprogrammables non volatiles	251
9.3.3 Les composants reprogrammables volatiles	253
9.3.4 Synthèse de ces technologies	254
9.4 Les SPLD	255
9.4.1 Principe du réseau programmable	255
9.4.2 PROM	257
9.4.3 PAL	258
9.4.4 PLA	261
9.5 Les CPLD	262
9.5.1 Généralités	262
9.5.2 Description interne d'un CPLD	262
9.5.3 Conclusion sur les CPLD	264
9.6 Les FPGA	265
9.6.1 Introduction	265
9.6.2 Logique combinatoire : utilisation de LUT	266
9.6.3 Réalisation des fonctions séquentielles	267
9.6.4 Les mémoires	268
9.6.5 Bloc DSP en dur	274
9.6.6 Les blocs générateurs d'horloges	274
9.6.7 Le bloc ADC	276
9.6.8 Les entrées sorties	276
9.7 Architecture des FPGA des principaux fabricants	286
9.7.1 Introduction	286
9.7.2 Architecture des FPGA Xilinx	287
9.7.3 Architecture des FPGA Altera/Intel	290
9.8 Mise en œuvre des ressources des FPGA	293
<b>10 Flot logiciel</b>	<b>295</b>
10.1 Introduction	295
10.2 Flot FPGA	295
10.2.1 Le front end	296
10.2.2 Le back end	299
10.3 Vérification du design	300
10.3.1 La simulation	300
10.3.2 L'analyse statique de timing	305

10.3.3	Analyse du circuit avec un analyseur logique intégré	306
10.3.4	Les fichiers de contraintes	307
10.3.5	Travail avec des scripts	307
10.4	Les outils connexes	309
10.4.1	Gestion des versions	309
10.4.2	Analyse de la consommation	309
<b>11</b>	<b>Étude de cas</b>	<b>310</b>
11.1	Introduction	310
11.2	Le VMA_306	310
11.2.1	Présentation du capteur	310
11.2.2	Étude théorique du capteur	311
11.3	Cahier des charges du circuit	313
11.4	Construction de l'architecture du circuit	313
11.4.1	Les entrées sorties du circuit	313
11.4.2	Décomposition en blocs fonctionnels	314
11.4.3	Description des blocs fonctionnels de la PO	317
11.4.4	Construction de la partie contrôle	318
11.5	Codes VHDL du circuit	320
11.5.1	Code VHDL de la PO	320
11.5.2	Le code de la partie contrôle	322
11.5.3	Code VHDL du circuit complet	324
11.6	Simulation comportementale du circuit	325
11.7	Implémentation du circuit	329
11.7.1	Synthèse du circuit	329
11.7.2	Fichier de contrainte	330
11.7.3	Placement routage	331
11.7.4	Analyse de timing	332
11.7.5	Simulation post place and route	332
11.8	Conclusion	333
<b>Annexe</b>		<b>334</b>
Glossaire des acronymes		334
<b>Index d'exemples VHDL</b>		<b>336</b>
<b>Index</b>		<b>340</b>



# Introduction et méthodologie

## 1.1 Introduction

Cet ouvrage s'adresse aux étudiants en BTS ou DUT, aux élèves ingénieurs ainsi qu'aux ingénieurs et techniciens qui cherchent un ouvrage de synthèse regroupant les connaissances indispensables pour mener à bien le développement d'un circuit numérique en utilisant le langage de description VHDL.

L'approche est résolument orientée vers la mise en œuvre pratique. C'est pourquoi en plus des bases théoriques, le lecteur trouvera de nombreux exemples concrets en VHDL qui illustrent tous les thèmes théoriques étudiés. Le développement en logique câblée est aussi présenté, car il permet de formaliser les aspects théoriques.

On trouvera de nombreux exemples de codes VHDL dans le livre. Chacun d'eux a été simulé et implémenté sur une carte de développement FPGA. Dans ces exemples, on s'est attaché à utiliser une large variété d'instructions pour montrer les diverses facettes du langage. Grâce à un index qui recense les diverses syntaxes et instructions utilisées dans les exemples, le lecteur trouvera facilement un modèle utile pour ses propres développements.

Dans le chapitre dédié au langage VHDL, on s'intéresse essentiellement au VHDL synthétisable et aux instructions spécifiques à la simulation. Le lecteur trouvera toutes les informations nécessaires sur la syntaxe, la grammaire, les instructions ainsi que tous les détails utiles à l'étude d'un circuit.

Les aspects théoriques fondamentaux de la conception numérique sont développés par thèmes.

L'algèbre binaire introduit la numération et les différents codages usuels des informations utilisés en électronique numérique.

La logique combinatoire présente les opérateurs booléens et leurs propriétés. Les fonctions combinatoires sont étudiées en logique câblée ainsi qu'en VHDL.

La logique séquentielle est centrée sur la logique synchrone, car c'est la technique utilisée en conception numérique. Là encore, les différentes fonctions sont développées en logique câblée et en VHDL. Les composants historiques aujourd'hui obsolètes pour la plupart sont également présentés à titre d'exemples. Enfin, un paragraphe consacré à la logique asynchrone présente sommairement cette méthodologie spécifique.

Les machines d'état qui décrivent la partie contrôle d'un circuit sont largement détaillées. Les méthodes de descriptions, les architectures des machines de Moore, de Mealy

et les différents encodages des états sont agrémentés d'exemples en logique discrète et en VHDL.

Un chapitre présentant la technologie des circuits programmables permet au lecteur de découvrir les différentes familles de circuits et leurs technologies. On insiste plus particulièrement sur la famille des FPGA, qui est la plus importante. Les ressources internes de ces composants sont détaillées, donnant au lecteur des connaissances solides sur l'architecture de ces circuits.

Un chapitre présente les principes et les outils des suites logicielles proposées par les vendeurs de circuits programmables car l'informatique est indissociable de la conception de circuit.

Pour terminer le livre, une étude de cas détaille le développement complet d'un circuit en partant du cahier des charges jusqu'à l'implémentation dans un FPGA.

## 1.2 Circuit numérique : quel choix d'architecture ?

Dans le domaine des circuits intégrés numériques polyvalents, on trouve essentiellement 3 familles. Les processeurs qui sont des circuits à architecture fixe, les circuits à architecture configurable et les SOPC (*System On Programmable Chip*) qui intègrent un ou plusieurs processeurs et un FPGA dans un même boîtier.

### 1.2.1 Les processeurs

Ces circuits intègrent principalement des unités de calculs, des unités de gestion des instructions, des données et de la mémoire, ainsi que des interfaces avec l'extérieur et de la mémoire interne. Pour exécuter leurs tâches, ils ont besoin d'un programme. Celui-ci est écrit dans un langage informatique, le langage C par exemple. Une fois traduit en langage machine, le programme est rangé dans une mémoire reliée au processeur.




Figure 1.1 – Architecture à processeur

Les instructions sont exécutées séquentiellement les unes après les autres.

Par exemple, si on veut exécuter l'opération  $S = A + B + C + D$  avec un processeur n'ayant qu'une seule unité de traitement, on procédera comme suit :

- ▶ Les données  $A$ ,  $B$ ,  $C$ ,  $D$  et les résultats sont rangés dans des registres internes du processeur.
- ▶ On décompose l'instruction en une suite d'opérations élémentaires :
  - ▷  $R1 = A + B$ .
  - ▷  $R2 = C + D$ .
  - ▷  $S = R1 + R2$ .

## 1.2 Circuit numérique : quel choix d'architecture ?

► Le déroulement suit la Figure 1.2.




Figure 1.2 – Déroulement d'un algorithme

Il n'est pas possible d'obtenir directement le résultat, car on ne dispose dans le processeur que d'une seule unité d'addition. C'est pourquoi on a exécuté 3 instructions à la suite. Comme les instructions sont séquencées par une horloge, le seul moyen d'obtenir le résultat plus rapidement est d'augmenter la fréquence de l'horloge. Mais on n'obtiendra pas le résultat avant 3 cycles d'exécution d'une instruction. Notons également que le temps d'exécution d'une instruction représente plusieurs périodes d'horloge système. Si notre processeur avait eu 2 unités de calcul, les 2 premières additions auraient pu se dérouler en parallèle.

La mise en œuvre efficace des processeurs nécessite de connaître l'architecture spécifique de ces circuits. De plus, il est indispensable de maîtriser un langage informatique de programmation.

### 1.2.2 Les circuits programmables

Ils permettent d'assembler des portes logiques, des registres et autres fonctions préexistantes dans le circuit, pour réaliser diverses architectures.

Par exemple, reprenons le calcul précédent :

$$S = A + B + C + D$$

En implémentant 3 additionneurs, on réalise ce calcul en 2 couches, et l'enchaînement des opérations ne nécessite pas de stockage intermédiaire des résultats partiels.




Figure 1.3 – Architecture parallèle

Le temps d'exécution se limite au temps de traversée des 2 couches d'additionneurs, qui est inférieur au temps d'exécution d'une instruction d'un processeur. Ces composants sont les seuls qui permettent de réaliser du parallélisme vrai.

Les circuits programmables forment une famille variée dont le circuit emblématique est le FPGA. Leur mise en œuvre nécessite une bonne connaissance de l'architecture numérique bas niveau. On décrit les architectures numériques avec des langages de description de matériel comme le VHDL ou le Verilog.

Dans cet ouvrage, nous nous intéressons uniquement à ces circuits et à leur mise en œuvre.

### 1.2.3 Les SOPC

Cette famille est en pleine expansion. Les fabricants intègrent de l'architecture configurable et des processeurs dans le même boîtier. Cela permet de bénéficier des avantages de chacune des familles précédentes. L'architecture de ces circuits peut se schématiser comme représenté en Figure 1.4.




Figure 1.4 – SOPC

Comme les SOPC mélangent l'architecture configurable et les processeurs dans un même circuit, leur utilisation efficace nécessite d'avoir une double compétence informatique et architecture numérique.

## 1.3 Les différents niveaux d'étude d'un circuit numérique

Dans l'étude d'un circuit numérique, il existe plusieurs niveaux de descriptions possibles qui vont du plus bas niveau au plus haut niveau.

### 1.3.1 Transistor level

Le niveau transistor (*transistor level* en anglais) est le plus bas niveau. C'est à ce niveau que l'on étudie la construction microélectronique des composants.




Figure 1.5 – Transistor MOS

- ▶ On a représenté les principales couches d'un transistor MOS vu en coupe et vu de dessus. Sur la coupe, on remarque la grille isolée du substrat et que le contact de grille n'a pas été représenté.
- ▶ La finesse de la technologie se caractérise par la distance entre drain et source.

À ce niveau d'étude, on s'intéresse à la construction des portes logiques avec des transistors construits sur mesures et optimisés. Les cellules créées sont entièrement caractérisées tant sur le plan électrique que sur le plan temporel. Cela permettra de choisir la cellule la mieux adaptée à chaque utilisation. On appelle ces cellules précaractérisées des primitives. On les regroupe en bibliothèques qui seront utilisables au niveau supérieur.

### 1.3.2 Gate level

On trouve ensuite le niveau porte (*gate level* en anglais). On s'intéresse ici à la réalisation de circuit avec des portes logiques et non plus aux transistors.



Figure 1.6 – Porte logique

On utilise des bibliothèques de portes logiques préconçues. Il suffit d'assembler des cellules de bibliothèques pour réaliser les fonctions logiques voulues. À ce stade, on est utilisateur de primitives et non plus concepteur de figures de bibliothèques.

C'est la technique utilisée pour réaliser les logigrammes des circuits numériques en assemblant des portes logiques. On appelle cela de la logique câblée, de la logique à composants discrets ou, plus simplement, de la logique discrète.

À ce stade, on traite chaque information indépendamment les unes des autres.

### 1.3.3 Register Transfer Level

Le niveau suivant est le niveau RTL (*Register Transfer Level*). On traite l'information de façon globale et non plus de façon unitaire. Le circuit est vu comme une succession d'alternances de registres de mémorisation et de couches de combinatoire.




Figure 1.7 – Description RTL

Avec cette structure, on peut étudier tout ce qui se passe à chaque registre. Le circuit est vérifiable et observable en tous points.

Les circuits sont décrits avec un langage de description de matériel, qui est pour nous le VHDL. On construit une description du circuit, qui se traduira par de la logique grâce à l'outil de synthèse.




Figure 1.8 – Description VHDL

C'est à ce niveau que nous travaillons quand nous voulons décrire un circuit dans le but de le réaliser.

### 1.3.4 Behavioral level

Ce dernier niveau, appelé niveau comportemental (*behavioral level* en anglais) décrit le fonctionnement du circuit sans chercher à le réaliser.

$$y = e^x$$

$$y = \sin x$$

Figure 1.9 – Description comportementale

## 1.4 Constitution d'un système numérique

Cette étape permet de valider le concept du circuit et de modéliser son fonctionnement. Pour étudier le circuit, on peut utiliser des outils de modélisation de haut niveau (par exemple Matlab, un des plus connus) ou d'autres langages comme le System C, le System Verilog ou encore du VHDL non synthétisable, c'est-à-dire du VHDL qui ne peut être traduit par de la logique.

On notera qu'en VHDL, le niveau comportemental peut être confondu avec le niveau RTL si l'on utilise uniquement des fonctions synthétisables dans la description.

## 1.4 Constitution d'un système numérique

### 1.4.1 Les différentes fonctions d'un circuit numérique

Un système numérique est un ensemble de circuits électroniques qui traitent des données binaires entrantes et génèrent des sorties, elles aussi binaires, dont la valeur dépend des entrées et du traitement effectué en interne.




Figure 1.10 – Système numérique

On distingue 3 types de circuits, décrits ci-après.

#### Les circuits combinatoires

Quand les sorties ne dépendent que de la valeur instantanée des entrées, on dit que le système est combinatoire. Chaque combinaison des entrées agit directement sur les sorties.

Par exemple, prenons le circuit suivant qui possède 2 entrées et 4 sorties. À chaque valeur de la combinaison des entrées, une seule sortie est activée. Les autres sont inactives.




Figure 1.11 – Système combinatoire

On constate que dès que l'on modifie une valeur en entrée, les sorties changent.

Ce type de circuits sera détaillé dans le chapitre 4, consacré aux fonctions combinatoires.

## Les circuits séquentiels

Si les sorties dépendent des valeurs des entrées mais aussi des valeurs des sorties, on dit que le système est séquentiel. Il y a une notion de mémoire de l'état du système dans ce type d'architecture. Les sorties dépendent des entrées présentes, mais aussi de l'historique du système.

Pour fixer les idées sur le système séquentiel, prenons l'exemple d'un compteur. Il évolue au rythme d'une horloge. La valeur qu'il va afficher au prochain top d'horloge dépend de sa valeur présente, mais aussi des entrées qui définissent son mode de fonctionnement.



Figure 1.12 – Système séquentiel

- ▶ Sur le schéma bloc, le circuit présente 2 entrées et une sortie.
- ▶ L'entrée "commande" permet de choisir le mode de fonctionnement du circuit. Dans notre exemple, soit le compteur compte librement ("commande=1") soit son fonctionnement est suspendu et sa valeur ne change pas ("commande=0").
- ▶ L'entrée d'horloge règle la vitesse d'évolution du circuit.

La valeur future du compteur dépend de la valeur présente du compteur et de la valeur de "commande".

Supposons que nous soyons à la valeur actuelle 5. Si l'entrée "commande" est positionnée à '1', alors au top d'horloge suivant, la valeur de la sortie sera 6. En revanche, si "commande" est à '0', la valeur de la sortie ne change pas. Elle vaut toujours 5.




Figure 1.13 – Évolution du compteur

Ce concept sera précisé dans l'étude détaillée des systèmes séquentiels.

## Les automates ou machines d'état

Un système numérique permet de réaliser des automates qui contrôlent l'évolution des tâches et le comportement du circuit. Mais les dénominations machines d'état ou

## 1.4 Constitution d'un système numérique

machines à états finis sont préférables. En effet, le terme automate peut prêter à confusion avec les automates programmables industriels (plus connus sous leur acronyme API). Ils ont une architecture interne très spécifique et sont dédiés à la réalisation d'automatismes et d'asservissements. Ils ont leurs propres méthodologies d'études et leurs propres outils de développement. Ces systèmes ne sont pas étudiés dans cet ouvrage.

Une machine d'état est une machine qui exécute une suite de tâches cycliques ou répétitives. Ces dispositifs sont utilisés pour contrôler des sorties du circuit, l'évolution du traitement des données entrantes ou gérer des circuits internes au système.

Prenons l'exemple d'un circuit de gestion des feux tricolores d'un carrefour routier.



Figure 1.14 – Gestion de feu tricolore

Sur la Figure 1.14, on remarque :

- ▶ L'entrée d'horloge qui permet de gérer le temps.
- ▶ L'entrée de mise en marche "on" du système.
- ▶ En sortie, les 3 leds : **vert**, **orange** et **rouge**. Les sorties actives correspondent aux feux allumés, celles qui sont inactives aux feux éteints.

Le cycle (vert – orange – rouge) se répète sans cesse avec des durées variables pour chaque couleur. C'est typiquement la tâche d'un automate.

Ces circuits sont détaillés dans le chapitre 7, consacré aux machines d'état.

### 1.4.2 Constitution d'un circuit numérique

Un système numérique est en général constitué d'un bloc qui traite les données et d'un bloc qui gère le déroulement des opérations.

On appelle partie opérative le bloc qui assure le traitement des données et partie contrôle le bloc qui gère l'évolution du circuit.




Figure 1.15 – Décomposition en partie opérative et partie contrôle

Précisons davantage cette architecture.

## La partie opérative

Elle regroupe tous les calculs effectués par le circuit. Cela inclut des calculs internes effectués pour la partie contrôle et le traitement des données entrantes.




Figure 1.16 – Blocs de la partie opérative

- ▶ Le bloc de traitement reçoit les données entrantes et envoie les résultats en sortie du circuit. Il peut aussi envoyer des informations à la partie contrôle pour la renseigner sur l'évolution du traitement. De même, la partie contrôle peut également lui envoyer des commandes qui guident le traitement.
- ▶ Le bloc de calculs internes pour la partie contrôle communique également avec la partie contrôle. Il reçoit des instructions de celle-ci et lui envoie ses résultats.

## La partie contrôle

Elle reçoit les informations des blocs de la partie opérative, celles des entrées de commandes ou des capteurs externes.

En sortie, elle envoie des commandes au bloc de traitement de données et au bloc de calcul interne de la partie opérative, ainsi que des informations en sortie du circuit avisant l'extérieur. On les appelle aussi des actions. Cela est représenté sur la Figure 1.17.




Figure 1.17 – Partie contrôle

## Le circuit complet

On construit le circuit en regroupant les éléments de la partie opérative et de la partie contrôle.

- ▶ On remarque en bas à gauche de la Figure 1.18 le triangle qui matérialise l'horloge et le symbole R qui représente l'initialisation du circuit.
- ▶ "Sorties PC" représente les actions et les informations sur l'état du circuit à destination de l'extérieur.

## 1.4 Constitution d'un système numérique




Figure 1.18 – Circuit complet

La Figure 1.18 représente une vision générale d'un circuit. Il y a de nombreuses variantes spécifiques à un projet donné.

Pour exemple, reprenons le cas du feu tricolore décrit dans la section 1.4.1 (Figure 1.14). Ce système a besoin de 3 temporisations pour calculer la durée d'allumage de chaque couleur. Elles sont commandées par la partie contrôle et elles l'avertissent quand elles ont terminé. Elles n'ont aucun lien avec l'extérieur du circuit. Les sorties du circuit (vert, orange, rouge) sont commandées par la partie contrôle. Comme il n'y a pas de données entrantes, le bloc de traitement correspondant n'existe pas. Ce qui donne le schéma du circuit décrit Figure 1.19.




Figure 1.19 – Commande de feux tricolores

Pour réaliser le circuit, il faudra préciser les spécifications des temporisations pour pouvoir les décrire en VHDL.

On note qu'on peut réaliser ce circuit en utilisant une seule temporisation avec des seuils indiquant les durées de chaque tempo. Ce choix d'architecture est décidé par le concepteur.

## 1.5 Méthodologie d'étude d'un circuit numérique

### 1.5.1 Les 2 approches méthodologiques

Il existe 2 voies d'approche. La voie ascendante appelée *bottom-up*, et la voie descendante appelée *top-down*. La Figure 1.20 permet de comprendre à quoi cela correspond pour un circuit numérique.




Figure 1.20 – Méthodologie *bottom-up* et *top-down*

#### L'approche *bottom-up*

C'est la méthode d'étude ascendante. On part d'un niveau inférieur pour remonter vers les niveaux supérieurs. Par exemple, on peut partir du niveau transistor pour fabriquer des portes, puis des fonctions. Cette méthode est utilisée par les fondeurs. Ils mettent au point leur technologie et développent leurs bibliothèques de primitives. Ils vendent ces bibliothèques aux utilisateurs qui veulent utiliser cette technologie pour fabriquer essentiellement des ASIC (*Architecture Specific Integrated Circuit*). Ce sont des circuits réalisés sur mesure pour des applications particulières, en assemblant des primitives parfaitement optimisées. Ces circuits sont les plus performants, mais ils ont un coût de développement et de fabrication très élevé et ils sont réservés à de grandes séries de fabrication.

## 1.5 Méthodologie d'étude d'un circuit numérique

On peut également commencer du niveau porte pour fabriquer des fonctions. C'est d'ailleurs cette approche que nous utilisons pour construire les briques de base des logiques combinatoire et séquentielle.

### L'approche *top-down*

Avec cette méthode, on part du plus haut niveau de description. Une fois le concept validé, on construit une description RTL du circuit avec un langage de description de matériel. Ensuite, on utilise un outil de synthèse logique qui permettra d'arriver au niveau porte. C'est cette approche qui est utilisée pour étudier un projet.

Cette méthode est également utilisée pour réaliser des ASIC, mais avec un flot de conception beaucoup plus complexe que celui des circuits programmables. Mais cette utilisation, qui déborde des problématiques abordées ici, ne sera pas traitée dans cet ouvrage.

## 1.5.2 Méthodologie d'étude d'un système numérique

### Le contexte

L'objectif d'une entreprise est de vendre un produit fini. Elle doit faire des bénéfices et amortir l'investissement fait pour le développement du produit. En général, plusieurs entreprises concurrentes travaillent dans le même domaine et développent simultanément des produits similaires. La première qui mettra son produit sur le marché aura une avance considérable sur les autres. Le seul paramètre sur lequel l'entreprise peut agir est le temps de développement du produit, car c'est le principal vecteur qui influe sur ce temps de mise sur le marché qu'on appelle aussi le TTM (*Time To Market*).

Deux voies peuvent permettre de réduire le TTM, soit renforcer l'équipe de développement, soit utiliser des éléments du projet déjà réalisés par ailleurs pour réduire le temps de développement.

La première possibilité, qui vise à renforcer une équipe, exige de disposer des compétences disponibles ou de recruter des collaborateurs. De plus, il faut que le projet s'y prête.

L'autre possibilité est d'acquérir des parties du circuit déjà développées et de les adapter. On appelle ces blocs des IP (*Intellectual Property*). Cette manière de développer est très courante. De très nombreuses entreprises développent des IP et les commercialisent. Les vendeurs de circuits programmables proposent d'ailleurs avec leurs suites logicielles un catalogue d'IP gratuites et payantes.

Le fait d'utiliser une IP commerciale permet de gagner beaucoup de temps. En effet, elles sont validées et documentées et bénéficient d'un support technique.

D'ailleurs, les entreprises gèrent leurs produits comme des IP. Elles tiennent à jour des bibliothèques de leurs développements avec des documentations rigoureuses et très complètes. Cette gestion méthodique est indispensable si l'on veut pouvoir facilement réutiliser des éléments d'un circuit.

Le choix de la cible est guidé par des aspects économiques mais aussi techniques. En effet, la solution du circuit programmable est séduisante mais ne se prête pas à toutes les utilisations. Si cette famille ne peut répondre à des critères de consommation, de performances ou de sécurité par exemple, il faudra se tourner vers un ASIC ou un ASSP

(*Application Specific Standard Product*) qui est un ASIC d'usage plus général. Mais le coût de production et de développement est très élevé et leur TTM est beaucoup plus long que pour un FPGA.

### La méthodologie

On utilise la méthodologie *top-down* adaptée à la conception numérique en suivant la stratégie du cycle en V utilisée dans les entreprises.




Figure 1.21 – Cycle en V

Une fois le projet construit sur le plan théorique et les spécifications établies, on rentre dans la phase de développement du produit.

La première chose à faire est de s'approprier le cahier des charges du projet.




Figure 1.22 – Système

Pour cela, il faut recenser et définir clairement toutes les entrées et sorties du circuit. Cela permet de fixer le cadre de l'étude à mener et de bien comprendre le lien avec l'environnement extérieur. De plus, cette analyse permet souvent de lever des ambiguïtés du cahier des charges ou de préciser des éléments insuffisamment spécifiés.

## 1.5 Méthodologie d'étude d'un circuit numérique




Figure 1.23 – Entrées sorties du système

Ensuite, on s'intéresse à l'architecture du circuit. On décompose le système en blocs fonctionnels. On trouve à ce premier stade l'organisation en partie contrôle et partie opérative.




Figure 1.24 – Décomposition en PO/PC

On itère ce processus consistant à décomposer au maximum la partie opérative en blocs fonctionnels un peu à la manière des poupées russes. Certains blocs peuvent eux aussi être composés d'une partie opérative (PO) et d'une partie contrôle (PC).




Figure 1.25 – Décomposition de la PO

Sur la Figure 1.25, on a représenté une partie opérative qui se décompose en  $n$  blocs. Parmi eux, le bloc  $X_1$  se décompose en une partie opérative et une partie contrôle. Le bloc  $X_0$  se décompose en 2 blocs  $X_{0,1}$  et  $X_{0,2}$ .

Une fois qu'on a atteint un niveau de décomposition suffisamment abouti, on passe à la phase de développement des blocs. Ils sont décrits en VHDL et testés par simulation.




Figure 1.26 – Développement d'un bloc

Certains de ces blocs peuvent être des IP propres à l'entreprise ou acquises auprès d'entreprises tierces. Ces IP peuvent se présenter sous la forme de boîtes noires non modifiables (en VHDL crypté ou en netlist déjà synthétisée) ou en code source VHDL. Cela dépend du contrat passé avec le fournisseur d'IP. L'acquisition d'un code source offre le savoir-faire du vendeur, aussi est-il beaucoup plus cher.

Les blocs doivent ensuite être transformés en logique par l'outil de synthèse, puis validés suivant les règles de développement mises en place dans l'entreprise.




Figure 1.27 – Flot avec IP

L'utilisation détaillée des outils logiciels est présentée au chapitre 9.

On construit le système en assemblant les blocs validés et en vérifiant à chaque étape de la construction que tout est conforme.

# Numération et codages binaires

## 2.1 Définition des variables

Nous étudions un ensemble où les variables sont binaires. Elles ne peuvent prendre que les 2 valeurs 0 et 1.

On appelle variable simple une variable qui a un seul élément binaire. On la nomme souvent bit (contraction de l'expression anglaise *binary digit*). Une variable multiple est une combinaison de bits. Ces variables peuvent être désignées par des noms d'usage dans certains cas. Les plus courants sont regroupés dans le Tableau 2.1.

Tableau 2.1

Français	Anglais	Définition
bit	<i>bit</i>	mot de 1 bit
quartet	<i>nibble, semi octet</i>	mot de 4 bits
octet	<i>byte</i>	mot de 8 bits
mot	<i>word</i>	mot de 16 bits
mot long	<i>long word</i>	mot de 32 bits
mot de $n$ bits	<i>n bits word</i>	mot de $n$ bits

## 2.2 Codes fondamentaux du numérique

### 2.2.1 Introduction

Il est indispensable de savoir manipuler les objets binaires et à quoi ils correspondent. Ils peuvent être représentés de différentes façons et il existe de très nombreux types de codages. Nous nous limiterons dans cet ouvrage aux codages usuels de l'électronique numérique.

### 2.2.2 Code binaire naturel

C'est le code directement issu de la définition mathématique de la numération en base 2. Une variable  $N$  décimale sur  $n$  bits s'exprime :

$$N = a_{n-1} \times 2^{n-1} + a_{n-2} \times 2^{n-2} + \dots + a_1 \times 2^1 + a_0 \times 2^0$$